

報道機関 各位

東北大学国際集積エレクトロニクス研究開発センター

**STT-MRAM の車載応用を可能にする**  
**高速かつ高信頼な微細磁気トンネル接合 (MTJ) 素子の実証動作に成功**  
 ~IoT・AI 分野から車載分野までの STT-MRAM の応用領域拡大に道を拓く~

**【発表のポイント】**

- 界面磁気異方性を増加させる 4 重界面磁気トンネル接合素子 (Quad-MTJ) において、STT-MRAM として必要な高速動作実証とデータ書き換え信頼性の確認に世界で初めて成功
- 4 重界面磁気トンネル接合素子 (Quad-MTJ) の材料・デバイス技術の開発により、工業製品化されている従来の 2 重界面磁気トンネル接合素子 (Double-MTJ) では困難であった車載スペックでの 10 年以上のデータ保持特性を維持しながら、1) 10 ナノ秒 (ns) の高速書き込み動作と、2) 21% の低消費電力動作と、3)  $10^{11}$  回以上の高書き込み耐性の同時達成を世界で初めて実証
- データ保持 vs. 高速動作 vs. ローパワー動作 vs. 高書き換え耐性のジレンマを解決し、STT-MRAM の応用領域をローエンド (IoT 等) 市場からハイエンド (AI 等) 市場までの拡大に道筋。


**【概要】**

スピントロニクス技術をメモリからロジックへと展開する研究開発が加速されており、IoT・AI 分野におけるアプリケーションプロセッサの演算性能と消費電力のジレンマを解決することが期待されています。東北大学国際集積エレクトロニクス研究開発センターの遠藤哲郎センター長・教授※のグループは、新しい 4 重界面磁気トンネル接合素子 (Quad-MTJ) とその製造技術を開発し、STT-MRAM として必要な高速動作実証とデータ書き換え信頼性の確認に世界で初めて成功しました。そして、工業製品化されている従来の 2 重界面磁気トンネル接合素子 (Double-MTJ) では困難であった車載スペックでの 10 年以上のデータ保持特性を維持しながら、1) 10 ナノ秒 (ns) の高速書き込み動作と、2) 21% の低消費電力動作と、3)  $10^{11}$  回以上の高書き込み耐性の同時達成を世界で初めて実証しました。この成果は、STT-MRAM の市場拡大を阻害している課題であるデータ保持特性 vs. 書き込み速度 vs. 低消費電力動作 vs. 高書き換え耐性のジレンマを大きく解決できたことを示すものです。


これにより、STT-MRAM の応用領域を IoT システム等のローエンド市場から AI システム等のハイエンド市場まで拡大することが可能となり、IoT や AI 分野でのアプリケーションプロセッサ等での活用により Society5.0 実現への貢献に期待されます。

本成果は、2020 年 6 月 14 日～19 日の期間開催される、半導体超大規模集積回路に関する国際会議である「2020 Symposia on VLSI Technology and Circuits」で発表されます。


開発した Quad-MTJ の TEM 写真 (a)



開発した Quad-MTJ の 10ns 高速書き込み動作とその低消費電力性能 (b)



開発した Quad-MTJ の  $10^{11}$  回の高書き換え耐性性能 (c)



※以下の職兼任務: 東北大学大学院工学部教授 電気通信工学部教授 先端スピントロニクス研究センター(世界トップレベル研究拠点)副センター長 スピントロニクス学術連携教育センター領域長

**【問い合わせ先】**

◆研究内容及びセンターの活動に関して

東北大学国際集積エレクトロニクス研究開発センター  
センター長・教授 遠藤哲郎 TEL : 022-796-3410

◆その他の事項について

東北大学国際集積エレクトロニクス研究開発センター  
支援室長 高橋嘉典 TEL : 022-796-3410 FAX : 022-796-3432  
E-mail : support-office@cies.tohoku.ac.jp

## 【詳細な説明】

### 【背景】

パーソナルコンピュータなどに代表される現代の情報通信機器は、半導体集積回路の進展に伴い長足の進歩を遂げてきました。最近では、モノのインターネット(IoT:Internet of things)と呼ばれるあらゆるモノをインターネットで接続することで、スマートな社会を実現する試みや、自動音声認識や物体検知、さらには、自律的に動くロボットなど、人間の判断に近いAI機能を搭載した革新的な工業製品の利用も始まっています。

しかし、IoT領域では、電源インフラなどの電力供給の大きな制限に起因して圧倒的な低消費電力動作が求められます。加えて、その設置環境も、過酷な外部設置や工場なども想定する必要があります。一方、AI機能を搭載したシステムでは、莫大な演算性能が要求されるため、大きな消費電力により生じるシステム温度の上昇が冷却システムへの負担を大きくし、コストの上昇につながっています。加えて、自動車や基幹制御システムでは、人命も関わるため、システムの安定動作も強く求められます。このように、近年のIoTやAI分野などの新しいエレクトロニクス機器における共通の課題は、高性能化だけでなく、演算に寄与しない待機電力(注1)やデータ伝送電力を徹底的に削減することによる低消費電力動作や耐環境性・高信頼性化の実現にあります。

これら問題を解決するために、現在、既存のCMOS技術と磁石の性質を用いた不揮発性メモリである磁気トンネル接合素子(MTJ)技術を融合させたMTJ/CMOS Hybrid技術に立脚した不揮発性メモリ(STT-MRAM等)や不揮発性ロジックの研究・開発が盛んに行われています。不揮発性メモリでも不揮発性ロジックでも、情報の記憶を担うのは、磁石の性質(スピン)で、情報の読み出しは磁石の磁化方向に依存して変化する抵抗変化、つまり電氣的な性質(エレクトロニクス)が利用されます。このように電子が持つ電荷の性質と磁石の性質の両方を利用した技術のことをスピントロニクス(注2)と呼びます。

このスピントロニクス技術を活用した不揮発性メモリ(STT-MRAM等)や不揮発性ロジックの実用化は、既に始まっており、大手の半導体企業やファブリー企業が、量産体制を整えて製品出荷を進めていることがアナウンスされています。

しかし、これらのスピントロニクス技術を活用した不揮発性メモリ(STT-MRAM等)や不揮発性ロジックの事業は始まったばかりであり、更なる市場拡大には、そのキーデバイスであるMTJの更なる高性能化に加えて、低消費電力動作や耐環境性・高信頼性化が求められています。

### 【研究経緯と技術課題】

この社会的要請を受けて、これまで、東北大学では、以下に示す研究開発成果を上げてきました。

大野英男教授(現 東北大学総長)と池田准教授(現 教授)のグループは、界面垂直磁気異方性型MTJ(以下、i-PMA(注3)型MTJ)を発明し、研究開発で世界をリードし、40nmでのi-PMA型MTJの動作実証に、2010年に世界で初めて成功しました。このi-PMA型MTJ素子の磁氣的安定性(データ保持時間)は、CoFeB(磁石層)とMgO(障壁層)との界面に生じる界面垂直磁気異方性とよばれる物理現象を利用しています。しかし、一つの界面を活用したMTJでは、十分な熱安定性、つまり、不揮発性メモリとして十分なデータ保持特性を実現できなかったために、更に大きな熱安定性能が必要であるという課題を有していました。

この成果を受けて、大野英男教授(現 東北大学総長)と遠藤教授のグループは、CoFeB(磁石層)とMgO(障壁層)との界面を2つ有する構造のDouble-iPMA型MTJを、2014年に世界に先駆けて開発すると共に、当該Double-iPMA型MTJのCMOS集積回路との集積化を可能にする材料からプロセス・デバイス技術の開発を推進し、300 mmプロセスにてDouble-iPMA型MTJを活用したSTT-MRAMや不揮発性マイコン/MCU等の

試作・動作実証を世界に先駆けて成功してきました。しかし、Double-iPMA型MTJにおいても、MTJサイズを30 nm（注4）よりも小さくすると十分なデータ保持時間（熱安定性）が得られなくなるという課題や、微細化とは独立に自動車等で要求される高温での安定動作には、更に大きな熱安定性能を実現する必要があるという課題を有していました。加えて、このDouble-MTJの性能限界を避けて活用するために、SRAM（注5）代替の混載MRAM用MTJでは高速動作を行う場合には、数ヶ月程度までにデータ保持特性を犠牲にして書き込み電圧を抑制することで書き込み耐性を確保するという方針でMTJ設計がなされてきました。そのため、IoT/AIシステムでのアプリケーションプロセッサの設計では様々な制約が生じ、回路・システム設計に大きな負担が生じていました。

この課題を解決するために、遠藤教授のグループは、CoFeB(磁石層)とMgO(障壁層)との界面を更に増加させ4つ有する構造のQuad-iPMA型MTJを発明し、当該Quad-iPMA型MTJの研究開発からCMOS集積回路との集積化技術の研究開発までを統合的に推進し、2019年に、世界初となるQuad-iPMA型MTJの動作実証を300nmプロセスにて達成しました。そしてQuad-MTJの特徴である4つのCoFeB(磁石層)とMgO(障壁層)との界面を有する構造により、既存のDouble-MTJの熱安定性を2倍に向上することを実証し、大幅のデータ保持信頼性の向上と、自動車などの高温環境でのMTJ素子の利用拡大が可能になることを示しました。

しかし、これまでのQuad-MTJ技術に関する研究開発は、高いデータ保持特性などのDC的特性実証に留まっていると共に、4つのCoFeB(磁石層)とMgO(障壁層)との界面による磁氣的安定性の強化のために、書き込み電流が増加し、そして、書き込み電流の増加に伴い動作電力の増加や書き換え耐性の劣化という課題を有していました。

従って、Quad-MTJ技術を活用した不揮発性メモリ（STT-MRAM等）や不揮発性ロジックの実用化には、Quad-MTJの高速動作技術（高速データ書き込みや低消費電力動作など）と高速動作時での高信頼性化技術（データ書き換え耐性など）の研究開発に加えて、その実証が必要でした。

## 【研究手法と成果】

東北大学国際集積エレクトロニクス研究開発センター（以下、CIES）の遠藤哲郎センター長・教授のグループでは、上記のQuad-MTJの課題を解決する研究開発をはじめとするスピントロニクス技術を活用した不揮発性メモリ（STT-MRAM等）や不揮発性ロジックの研究開発を、国際産学共同プロジェクトであるCIESコンソーシアム「不揮発性ワーキングメモリを目指したSTT-MRAMとその製造技術の研究開発」プログラム及び、大型国家プロジェクトであるJST戦略的創造研究推進事業（ACCEL）「縦型BC-MOSFETによる三次元集積工学と応用展開」とJST産学共創プラットフォーム共同研究推進プログラム（OPERA）「世界の知を呼び込むIT・輸送システム融合型エレクトロニクス技術の創出」、内閣府革新的研究開発推進プログラム（ImPACT）「無充電で長期間使用できる究極のエコIT機器の実現」の大野社会実装分科会 スピントロニクス集積回路プロジェクトにて推進してきました。なお、現在は、上記JST OPERAに加えて、私共が構築してきたスピントロニクス技術を基盤にし、内閣府 戦略的イノベーション創造プログラム（SIP）第2期「フィジカル空間デジタルデータ処理基盤：超低消費電力MTJ/CMOS Hybrid IoTデバイス基盤技術の研究開発（研究開発責任者：遠藤 哲郎）」（管理法人：NEDO）において、演算性能と消費電力のジレンマを解決する新しいMTJ/CMOS Hybrid技術によるIoTシステム用不揮発性アプリケーションプロセッサの開発に取り組んでおります。

以上の背景のもと、指定国立大学法人東北大学国際集積エレクトロニクス研究開発センター（以下、CIES と略称）の遠藤哲郎センター長・教授のグループでは、新しい4重界面磁気トンネル接合素子

(Quad-MTJ)とその製造技術を開発しました(図1)。加えて、STT-MRAMとして必要な高速動作の実証(図2)とデータ書き換え信頼性の確認(図3)に世界で初めて成功しました。そして、工業製品化されている従来の2重界面磁気トンネル接合素子(Double-MTJ)では困難であった車載スペックでの10年以上のデータ保持特性を維持しながら、1)10ナノ秒(ns)の高速書き込み動作と、2)21%の低消費電力動作と、3)10<sup>11</sup>回以上の高書き込み耐性の同時達成を世界で初めて実証しました。

この成果は、Quad-MTJの4つの界面における界面垂直磁気特性の高度な設計に加えて、MTJの積層構造とMgOバリア層の製造プロセスにかかる開発技術(図1)によるものです。これにより、Quad-MTJが有する「4つのCoFeB(磁石層)とMgO(障壁層)との界面により磁氣的安定性が強化される一方で、書き込み電流の増加、そして、書き込み電流の増加に伴う動作電力の増加や書き換え耐性の劣化」という課題を以下の図2と図3に示すように解決することができました。

今回新たに開発したQuad-MTJの設計技術とその製造技術により試作された直径33~90 nmのQuad-MTJは、Quad-MTJのコンセプト通りに、従来のDouble-MTJと比較して、期待される通りに、約2倍の熱安定性を維持することができています(図2(a))。これにより、今回試作したQuad-MTJは1X nmのサイズまで微細化しても10年以上のデータ保持が可能です。通常、MTJでは、熱安定性を向上させると、書き込み電流(書き込み電力)が増加し、書き込み速度の劣化が起きることが広く知られています。これに対して、本開発のQuad-MTJでは、熱安定性が2倍に飛躍的に大きくなっているにもかかわらず、STT-MRAMの実用上で強く求められる30 ns以下の高速動作領域において、従来のDouble-MTJと比較して、書き込み電流が抑制されており、10nsの高速動作時では20%以上の書き込み電流の削減が実現されています(図2(b))。

加えて、通常、MTJでは、熱安定性を向上させると、書き込み電流(書き込み電力)が増加し、その結果、書き換え耐性が劣化することが広く知られています。これに対して、本開発のQuad-MTJでは、本開発のQuad-MTJ設計技術による書き込み効率の向上(書き込み電流(電圧)の抑制)と、MgO層の製造技術によるデバイスの信頼性向上の相乗効果により、熱安定性が2倍に飛躍的に大きくなっているにもかかわらず、書き込み回数10<sup>11</sup>回以上という従来のDouble-MTJと比較して同等かそれ以上の書き換え耐性を達しました(図3)。

この成果は、STT-MRAMの市場拡大を阻害している課題であるデータ保持特性vs.書き込み速度vs.低消費電力動作vs.高書き換え耐性のジレンマを大きく解決できたことを示すものです。

これにより、STT-MRAMの応用領域をIoTシステム等のローエンド市場からAIシステム等のハイエンド市場まで拡大することが可能となり、IoTやAI分野でのアプリケーションプロセッサ等での活用によりSociety5.0の実現への貢献に期待されます。

### 【研究成果の意義】

今回、CIESの遠藤哲郎センター長のグループは、世界で初めて、1X nmまでの高いデータ保持特性と、高速動作動作・低消費電力動作・高い書き換え耐性を同時に兼ね備えた4重界面MTJの実証に成功しました。

この成果は、これまでのMTJにおける「データ保持特性のために、書き込み速度を遅くしたり、書き換え耐性に制限をつけたりする。」「高速動作のために、データ保持特性等の信頼性スペックを緩和する」等の回路・システムへの負担を大幅に軽減し、STT-MRAMや不揮発性ロジックの実用上の制限を緩和・解決するものです。

これにより、これまでのSTT-MRAMや不揮発性ロジックなどのスピントロニクスベースのアプリケーション

ンプロセッサの設計コンセプトを一変し、その結果、STT-MRAMや不揮発性ロジックの応用領域が、画像処理やAIシステムなどのハイエンド応用から、IoTやセンサネットワークシステムなどのローエンド応用に至る領域へと拡充されることが期待されます。

以上の成果は、2020年6月14日～19日の間、仮想空間で開催される半導体超大規模集積回路に関する国際会議である「2020 VLSIシンポジウム(2020 Symposia on VLSI Technology and Circuits)」で発表致します。加えて、この成果は2020 VLSIシンポジウムのTechnical Highlightsに選出されました。

## 【用語説明】

### (注1) 待機電力

集積回路が動作していないときにも消費してしまう電力のこと。トランジスタの微細化に伴うリーク電流の増大により、主に揮発性メモリ部分で増加している。

### (注2) スピントロニクス

これまで別々に用いられてきた電子が有する電気的性質(電荷)と磁気的な性質(スピン)の両方を用いることで、新しい物理現象の発見や新しい機能性デバイスの実現を目指す学術分野。

### (注3) i-PMA

Interfacial Perpendicular Magnetic Anisotropyの略。酸化マグネシウム層と直接接触する磁石層において生じる磁気異方性。磁石の方向を、積層界面に対して垂直方向に向ける働きがある。東北大学の同グループのメンバーによって2010年に発表された。本効果を用いた2重界面STT-MRAM素子は、世界的に研究開発が行われており、企業による実用化の発表も行われている。文献(S. Ikeda *et al.*, Nature Mater. 9, 721 (2010)およびH. Sato *et al.*, Appl. Phys. Lett. 105, 062403 (2014))を参照のこと。


### (注4) nm

ナノメートルは1万分の1ミリメートル。

### (注5) SRAM

Static Random Access Memoryの略。半導体メモリの種類で複数のトランジスタを内部構造に持ち、フリップフロップ等の順序回路でデータを記憶する素子。メモリの面積は大きいですが、高速(～10 ns以下)での読み出し、書込みが可能であり、電力の供給時には記憶データは保持されるが、電力供給がなくなると記憶内容が失われる揮発性メモリ。

【参考図】



MgO との界面を 4 重にすることで磁石の方向をより安定化する

図 1：本研究で開発したQuad-MTJ素子構造と断面TEM写真。4重界面MTJ素子においては、磁石層（記録層1と記録層2）材料の開発を行うと共に、一つの磁石として動作する高度な磁気結合設計を行いました。断面TEM写真での白いコントラストの線状の箇所がMgOに対応します。




図 2：(a)本研究で開発した4重界面MTJ素子と従来の2重界面MTJ素子における熱安定性指数 $\Delta$ （データ保持時間を決定するデバイス特性値）の比較。(b)4重界面MTJ素子と2重界面MTJ素子の書き込み電流（消費電力を決定するデバイス特性値）の比較。熱安定性指数の2倍の増加を実現しているにもかかわらず、書き込み電流パルス幅の短い領域（10～30 ns）で4重界面MTJは2重界面MTJ素子よりも低電流での書き込み動作を達成。




図3: 本研究で作製した4重界面MTJ素子の繰返し書き込み特性。熱安定性指数の2倍の増加を実現しているにもかかわらず、書き込み効率の向上と高信頼MgOバリア層により、従来のDouble-MTJと比較して、同等かそれ以上の $10^{11}$ 回以上のデータ書き換え耐性を確認。



**【論文情報】**

Title	“Scalability of Quad Interface p-MTJ for 1X nm STT-MRAM with 10 ns Low Power Operation, 10 years Retention and Endurance $>10^{11}$ ”
Authors	S. Miura, K. Nishioka, H. Naganuma, T. V. A. Nguyen, H. Honjo, S. Ikeda, T. Watanabe, H. Inoue, M. Niwa, T. Tanigawa, Y. Noguchi, T. Yoshizuka, M. Yasuhira, and T. Endoh
Conference	2020 Symposia on VLSI Technology and Circuits
DOI	国際会議なので DOI 無し